Как можно отладить дамп ядра? - PullRequest
3 голосов
/ 12 ноября 2009

Я использую симулятор ASIC (vcs), который использует несколько разных языков (Verilog, VHDL, Vera, C и Tcl в нашем случае) и компилирует их все в исполняемый файл C.

Что отлично, пока ядро ​​не сбросит с загадочной трассировкой стека. Каков наилучший способ отладки этого?

1 Ответ

1 голос
/ 12 ноября 2009

Если вы уже просмотрели трассировку стека, то я подозреваю, что вы собрали большую часть информации, которую вы можете извлечь из файла ядра. Особенно, если вы не знакомы с тем, как реализован симулятор, и он не звучит так, как вы.

Я бы сказал, что инструмент содержит ошибки, и вы должны привлечь к ответственности поставщика. Выгрузка ядра никогда не будет хорошим ответом, даже если есть проблема с вводом, который вы дали.

Однако, если вы хотите попытаться проанализировать проблему дальше, одно из предложений - начать с какой-то более простой версии вашего ASIC, которая работала, а затем вносить изменения постепенно, следя за тем, чтобы она работала после каждого набора изменений. Таким образом, вы можете сузить конкретную часть вашей системы, которая вызывает проблему, и это может позволить вам исправить ее или подать более конкретный отчет об ошибке вашему поставщику.

Конечно, это предполагает, что вы можете вернуться к тому, что работает, но я буду надеяться, что вы проверяли что-то хотя бы несколько раз в течение процесса проектирования, и что у вас есть какая-то версия контроль (или хотя бы резервное копирование).

...