VHDL мультиплексирование и два выхода - PullRequest
Новая
       16

VHDL мультиплексирование и два выхода

0 голосов
/ 01 мая 2018

Мне нужна твоя помощь. У меня есть VHDL с вложенным состоянием, и я хотел бы перерисовать его в схему. Я думаю, что я должен использовать один 2-битный мультиплексор и 4-битный мультиплексор. Есть кто-нибудь, кто может мне помочь, пожалуйста? Я попробовал Google, но я не нашел ничего, что могло бы мне помочь. 

process (a,b,c,d) begin
    y <= '0';
    z <= b;
    if d='1' then
        y <= b;
        if a = '0' then
            y <= c;
        end if;
        z <= '1';
    else
        y <= '1';
        z <= d;
    end if;
end process;

a, b, c, d являются стандартными в

z, y являются стандартными

...