Итак, для любой инструкции, в ЦП с одной шиной:
MAR <-PC, чтение, PC ++, Tacc, MDR <-bus, IR <-MDR </p>
CPU отправляет содержимое ПК в MAR и отправляет команду чтения по адресной шине.
ПК увеличивается, чтобы он указывал на следующую инструкцию. Этот шаг подготавливает ЦП к следующему циклу.
Память возвращает данные, хранящиеся в ячейке памяти, указанной компьютером на шине данных.
Через доли секунды ЦПУ копирует данные из MDR в регистр команд для декодирования команд.
Теперь, если мы будем следовать этому для каждого тактового цикла:
Включить ПК, загрузить MAR, выбрать 4, добавить, загрузить Z
Чтение, включение Z, загрузка ПК, загрузка Y
Ожидание окончания цикла памяти, загрузка MDR из памяти
Включение MDR для внутренней шины, нагрузка IR
Это правильно? Я думаю, что так и должно быть. Но согласно некоторым заметкам из курса, первый шаг:
"1. Включить ПК, загрузить MAR, выбрать 4, добавить, включить Z"
что не имеет смысла для меня.
