Пожалуйста, смотрите следующий код.(Для ясности, это YCbCr от 4: 2: 2 до 4: 4: 4 SerDes.)
always @(posedge clk_54, posedge reset) begin
if (reset)
cntr <= 0;
else if (flag_in)
cntr <= cntr+1;
end
always @(posedge clk_54, posedge reset) begin
if (reset) begin
Y <= 0;
Cb <= 0;
Cr <= 0; end
if (cntr==0)
Cb <= YCbCr;
else if ((cntr==1)||(cntr==3))
Y <= YCbCr;
else if (cntr==2)
Cr <= YCbCr;
end
Входная тактовая частота составляет 54 МГц.Cntr является двухбитным счетчиком.flag_in - это флаг, указывающий счетчику, когда начинать.Очень ясно, что ни один из трех выходных сигналов, Y, Cb или Cr, не изменяется с большей частотой, чем 27 МГц (половина из 54).Если да, могу ли я безопасно сэмплировать сигналы на частоте 27 МГц и не беспокоиться о проблемах, связанных с пересечением тактовой области, настройке и удержании и т. Д.?