Я пытаюсь внести некоторые изменения в систему памяти Rocket Core, но мне трудно найти, как ядро ракеты (icache / dcache) взаимодействует с DRAM.Может ли кто-нибудь помочь объяснить, как они связаны в чипе ракеты?