в VHDL Я должен указать в блоке entity
, какой будет моя длина вывода, но как я могу знать заранее, что это будет?Если я добавлю два 9-битных вектора, на выходе может быть 10-битный вектор, но это также может быть 9-битный вектор.например: "100100111" + "001001000" = "101101111"
, но это может быть 10-битный вектор, когда я использую пример: "11110011" + "110001110" = "1010000001"
.Поэтому я не знаю, как я могу справиться с этими делами.