Как правильно подключить порты к шине в VHDL? - PullRequest
Новая
       36

Как правильно подключить порты к шине в VHDL?

0 голосов
/ 25 сентября 2019

Я в настоящее время дурачусь с некоторым VHDL-кодом, чтобы попробовать что-то посмотреть.Для моего текущего подхода мне нужно разделить шину на порты.Поэтому было бы самым красивым решением «жестко соединить» шину с портами в объявлении объекта.Возможно ли это?

Или это единственное решение, связывающее их в архитектуре и "вписывающее" их друг в друга?

Это фрагмент кода, который я пытаюсь реализовать соответствующим образом.

entity test is
  port (
    bus    : out std_ulogic_vector(3 downto 0);
    port3   : out std_ulogic;
    port2   : out std_ulogic;
    port1   : out std_ulogic;
    port0   : out std_ulogic;
  );
end test;

Большое спасибо за вашу помощь.

1 Ответ

0 голосов
/ 26 сентября 2019

Сущность описывает внешнее соединение.Архитектура описывает свое внутреннее поведение.Таким образом, «жесткая проводка» в объекте невозможна.

В вашем примере вам необходимо подключить порты к тем же соединениям, что и выход «bus»

Примечание: шина является зарезервированнойслово в VHDL.

...