На платформе aarch64 armv8, одноядерный, после того, как мы создадим новую запись таблицы страниц, затем сразу же получим доступ к адресу:
str x1, [x0] ;x1 is phy addr for pte, x0 is pte_entry
ldr x2, [x3] ;x3 has VA that is mapped by above instruction
Мой вопрос: правильно ли это обрабатывает CPU + MMU?
ИлиНужно ли вставлять DSB между этими двумя инструкциями, чтобы убедиться в порядке доступа к mem?
str x1, [x0] ;x1 is phy addr for pte, x0 is pte_entry
dsb sy
ldr x2, [x3] ;x3 has VA that is mapped by above instruction