Можно ли объявить правило в определении в gnu-make?

Question

Я думал, что мог бы использовать директиву define в make для создания нескольких одинаковых правил

define TESTPRG

${1}: 
        echo Build ${1}

endef

$(call TESTPRG,x)

Но я получаю этот вывод

$ make
make: *** No rule to make target 'echo', needed by '
x'.  Stop.

Похоже, что новая строка в мое определение потеряно

$ make -n -p | grep echo
make: *** No rule to make target 'echo', needed by '
x'.  Stop.
    echo Build ${1}
x: echo Build x
echo:

Я просто пытаюсь сделать что-то, для чего define не должен использоваться.

Kjeld

Answer 1

Это именно то, для чего define предполагается использовать. Вам просто нужно запомнить $(eval) это как часть Makefile:

$ cat Makefile
define TESTPRG

${1}:
        echo Build ${1}

endef

$(eval $(call TESTPRG,x))

$ make
echo Build x
Build x