Сценарий связи Greenhills с портированием сценария связи G cc для цели ARM - PullRequest
Новая
       39

Сценарий связи Greenhills с портированием сценария связи G cc для цели ARM

0 голосов
/ 18 марта 2020

Раньше у меня было одно приложение, скомпилированное с помощью компилятора Greenhills, я пытаюсь использовать компилятор arm-G cc для его компиляции, когда я пытаюсь связать объекты с помощью сценария ссылки (.LD), я получил синтаксическую ошибку. Я знаю, что команды связи в Greenhills и arm-G cc различны, я пытаюсь найти эквивалентные команды в G cc, но сейчас потерпел неудачу. Ниже я перечисляю свой LD-файл Greenhills и то, что я устал менять на G CC. Любые комментарии и предложения приветствуются. Спасибо

GHS ld файл: 

MEMORY {
  INIT_SRAM                : ORIGIN = 0x34400000, LENGTH = 0x1FB000
  INIT_SRAM_NO_CACHEABLE   : ORIGIN = 0x3460A000, LENGTH = 0x1DF00
  INIT_SRAM_STACK          : ORIGIN = 0x34628000, LENGTH = 0x15000
  RAM_RSVD               : ORIGIN = .,          LENGTH = 0
  BOOT_TEST           : ORIGIN = 0x43840000  LENGTH = 0x50    
}
SECTIONS 
{
.boot_test                                         : > BOOT_TEST 
.exception_table                             ALIGN(4)   : > INIT_SRAM
.startup                                     ALIGN(4)   : > .
.ramcode                                    ABS ALIGN(4) : > .

_placeholder_start_address_stack         : > INIT_SRAM_STACK

.TEST_SESSION :> .
_TEST_SESSION_START = ADDR(.TEST_SESSION);
_TEST_SESSION_END = ENDADDR(.TEST_SESSION) - 1;
_Stack_start                       = .;
__STACK_SIZE                     = SIZEOF(INIT_SRAM_STACK);
__RAM_NO_CACHEABLE_START      = ADDR(INIT_SRAM_NO_CACHEABLE);

}

G cc LD файл, который я создаю: 

MEMORY {
  INIT_SRAM                : ORIGIN = 0x34400000, LENGTH = 0x1FB000
  INIT_SRAM_NO_CACHEABLE   : ORIGIN = 0x3460A000, LENGTH = 0x1DF00
  INIT_SRAM_STACK          : ORIGIN = 0x34628000, LENGTH = 0x15000
  RAM_RSVD               : ORIGIN = .,          LENGTH = 0
  BOOT_TEST           : ORIGIN = 0x43840000  LENGTH = 0x50    
}
SECTIONS 
{
.boot_test                                         : {*(.boot_test)}> BOOT_TEST 
.exception_table                             ALIGN(4)   : > {*(.exception_table)}>INIT_SRAM
.startup                                     ALIGN(4)   : {*(.startup)}
.ramcode                                    ABS ALIGN(4) : > {*(.ramcode)} /*Don't find ABS flag in GCC */


_placeholder_start_address_stack         : > INIT_SRAM_STACK /*Have no idea how to change */


_TEST_SESSION_START = .;
.TEST_SESSION :{*(.TEST_SESSION)}
_TEST_SESSION_END = (. - 1);  

_Stack_start                       = .;
__STACK_SIZE                     = SIZEOF(INIT_SRAM_STACK);
__RAM_NO_CACHEABLE_START      = ADDR(INIT_SRAM_NO_CACHEABLE);

}
...