Кэш инструкций i7 Nehalem / Westmere L1 - PullRequest
0 голосов
/ 18 июня 2020

Я читал книгу Хеннесси и Паттерсона: «Компьютерная архитектура: количественный подход» и нашел следующее:

TLB and L1 instruction cache

и это:

"Обратите внимание, что для четырехстороннего ассоциативного кэша инструкций для адреса кэша необходимо 13 бит: 7 бит для индексации кэша плюс 6 бит смещения блока для 64-байтового блока, но размер страницы равен 4 КБ = 212, что означает, что 1 бит индекса кэша должен поступать из виртуального адреса. Такое использование 1 бита виртуального адреса означает, что соответствующий блок может фактически находиться в двух разных местах кэша, поскольку соответствующий физический адрес в этом месте может быть либо 0, либо 1. Для инструкций это не представляет проблемы, поскольку даже если инструкция появилась в кэше в двух разных местах, две версии должны быть одинаковыми. "

Но Я этого не понимаю, я не вижу здесь никаких проблем, кроме того, что нечетные страницы будут отображаться в верхней половине наборов кешей. Это кеш VIPT, так что мы найдем весь физический тег в нем, не так ли? Итак ... в чем проблема?

Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...