Понимание производительности и сложности CMOS для ASIC: процесс от 350 до 45 нм - PullRequest
1 голос
/ 10 июня 2011

Я пытаюсь собрать чип ASIC с помощью проекта MOSIS. (Они делают это дешевле, объединяя несколько небольших проектов в один потрясающий). У меня есть выбор между 350 нм и 45 нм, и все между ними.

Мой проект состоит из аппаратной реализации алгоритма sha256. У меня есть 1 конвейер ворот, который выполняет алгоритм. Этот единственный трубопровод имеет около 50 000 до 75 000 ворот.

В идеале я хотел бы установить несколько трубопроводов на 350-нм технологическом процессе. Я не уверен, достаточно ли 350 нм для этого. Где я могу найти информацию о количестве затворов, которые можно ожидать от процесса 350 нм до 45 нм, 0,063 мм ^ 2

Кроме того, какова производительность каждого процесса. Каждый шаг моего конвейера имеет задержки менее 100 пикосекунд. Могу ли я получить быстрые часы 80 МГц или более на 350 нм?

Спасибо.

1 Ответ

0 голосов
/ 04 февраля 2012

Попробуйте синтезировать свой дизайн для 45 нм и 350 нм.Я предполагаю, что 45 нм даст вам больше производительности, меньше площади и меньше задержек.

...