Аргументы командной строки для программы, запускаемой в make-файле

Question

Я хочу указать некоторые параметры командной строки в make-файле.Я обычно запускаю свою программу как
this:

 gcc -o prog prog2.c prog.c

 ./prog text1.txt text2.txt

Makefile:

prog: prog2.o prog.o
    gcc -o prog prog2.o prog.o 


prog2.o: prog2.c prog2.h
    gcc -c prog2.c

clean :
    rm prog2.o

Как мне включить txt файлы здесь?

Также, как я могу дать выполнение в одном файле make.Скажи, если я тоже хочу запустить

  gcc -o prog prog3.c prog.c

  ./prog text1.txt text2.txt

Answer 1

Сделать цель run:

.PHONY: run
run: prog
    ./prog text1.txt text2.txt

prog: prog2.o prog.o
    gcc -o prog prog2.o prog.o

# etc.

Тогда вы можете сказать make run или просто make, если run - первая цель в Makefile.

Answer 2

test: prog
    ./prog text1.txt text2.txt

Или:

TEST_FILES = text1.txt text2.txt

test: prog
    ./prog ${TEST_FILES}