USRP2 FPGA отладка

Question

Я добавил некоторые функции в код FPGA (Verilog) в USRP2.Я хотел бы отладить код.Подскажите, пожалуйста, как отлаживать код FPGA.

Я не хочу писать тестовый стенд для модуля.Возможно ли, что я мог бы записать в буфер в коде FPGA и прочитать этот буфер из прошивки и прочитать его с последовательной консоли USRP2.

Любые подсказки / указания были бы очень полезны.

Спасибо, Киран

Answer 1

Вы можете отлаживать свой код двумя различными способами: один использует порт отладки, доступный на устройстве, второй - использовать порт JTAG и ChipScope для отладки вашего кода.

Это отсайт GR: http://gnuradio.org/redmine/projects/gnuradio/wiki/USRP2UserFAQ#Is-there-a-JTAG-port

Есть ли порт JTAG?

Да, на плате есть стандартный заголовок JTAG, подключенный к FPGA и CPLD, но вы можетене нужно этоПоскольку FPGA программируется с SD-карты с помощью загрузочного CPLD, основной утилитой порта JTAG является перепрограммирование CPLD.Возможно, вы сможете использовать порт JTAG с ChipScope.

И это ответ, на который Ник Фостер ответил в списке рассылки GR:

Есть порт отладки (Разъем MICTOR) на USRP2 (J301), к которому вы можете направлять сигналы для отладки.Он подключен к 32-битному проводу «debug» в u2_core.v.Просто подключите интересующие вас сигналы для отладки и используйте логический анализатор.

BR, Farhad