Как создать код VHDL из схемы в Xilinx

Question

Мне было интересно, можно ли сгенерировать код VHDL из схемы в xilinx. Я знаю, что обратное возможно. Я хочу, чтобы это было сделано, потому что мне любопытно, как будет выглядеть код после того, как я завершу путь к данным mips R2000, а также это простой способ изменить большие схемы, изменив ключевые строки в коде. Я использовал обе схемы и VHDL, но я хотел бы видеть весь путь к данным, записанный в VHDL. Я использую Xilinx 12.3. Спасибо!

Answer 1

Опция находится в меню дизайна -> выберите файл .sch в окне реализации и затем нажмите «Просмотр функциональной модели HDL». Это сгенерирует VHDL-код для выбранной схемы. : О

Answer 2

Если вы используете Vivado 2018.2, вы можете использовать write_vhdl в консоли Tcl, за которым следует имя файла, в который вы хотите записать VHDL.

Например, write_vhdl Drive_Letter: \ File_Location \ Schematic_to_vhdl.vhd

Answer 3

Вы можете преобразовать свой схематический дизайн в модель HDL.под проектируемой реализацией утилиты нажмите, чтобы щелкнуть мышью по представленной функциональной модели HDL, в которой создается файл HDL из схемы.После Verilog вы можете легко добавить этот дизайн в свои проекты vivado