Многоразовый код в PSL (VHDL) - PullRequest
Новая
       38

Многоразовый код в PSL (VHDL)

2 голосов
/ 21 февраля 2012

В настоящее время я пишу утверждения с использованием PSL (RTL в VHDL).Всего 30 + IP-адресов. Я хочу повторно использовать один и тот же psl-файл для всех модулей 

vunit IP1_assert ip1_top() {

signal reg_1 :std_uloic_vector(15 downto 0);

reg_1 : <= signal ip_1.inst_1.inst_2.clk_reg : std_ulogic_vector(15 downto 0)>>;

}

vunit IP2_assert ip2_top() {

signal reg_1 :std_uloic_vector(15 downto 0);

reg_1 : <= signal ip_2.inst_1.inst_2.clk_reg : std_ulogic_vector(15 downto 0)>>;

}

Как заменить вышеуказанный один на повторно используемый (т.е. 2 единицы на один).

Другими словами, любые идеи:

  1. для замены имен путей ip_1 и ip_2 на общие,
  2. можем ли мы передать имя сущности как параметр в PSL Vunit?
...