Меня смущает сравнение количества циклов остановки конвейерной передачи с и без пересылки данных.
Я буду использовать пример для иллюстрации моего вопроса:
Для следующих инструкций MIPS:
I1: добавить $ t1, $ t2, $ t3
I2: sub $ t2, $ t1, $ t2
Что из следующеготрубопровод правда?(«S» указывает на одну остановку тактового цикла)
I1 IF ID EX MEM WB
I2 IF S S S ID EX MEM WB
I1 IF ID EX MEM WB
I2 IF S S ID EX MEM WB
Более конкретно, если пересылка данных не применяется, происходит ли декодирование инструкций в те же часы, что и обратная запись, или через один такт после?