Ракета RISC-v имеет интерфейс RoCC для разработки собственного ускорителя.Есть ли такая опция в gem5, поэтому используется RISC-V ISA?как ALADIN для архитектуры ARM.
Все существующие модели процессоров gem5 (временные, атомарные, второстепенные и т. Д.) В настоящее время поддерживают RISC-V ISA, такие как X86, ARM или MIPS.Мне нужно спроектировать ускоритель, используя RISC-V ISA на основе интерфейса RoCC, предоставляемого экосистемой riscv, и хочу смоделировать его на gem5.