Назначить сигнал во многих процессах

Question

Я пытаюсь выучить VHDL-язык. Я не понимаю ничего странного.Это относится к сигналам от архитектуры.

Мой вопрос: почему мы не можем назначить битовый сигнал, целочисленный сигнал и т. Д. В более чем одном процессе / параллельном назначении.Но я видел, что мы можем назначить более чем одному процессу сигнал Std_logic_vector и сигнал Std_logic.

Answer 1

Ошибка, если после разработки описания сигнал имеет несколько источников, и это не разрешенный сигнал.

IEEE Std 1076-2008 6.4.2.3 Сигнальные декларации.

Функция разрешения, связанная с разрешенным сигналом, определяет разрешенное значение сигнала в зависимости от совокупности входы из нескольких источников.

4.6 Функции разрешения.

Функция разрешения для std_logic или std_logic_vector (с именем resolved) находится в теле пакета std_logic_1164.

Ограничения для нескольких драйверов могут быть ограничены целевым устройством и определены инструментами синтеза.

^{сделал @ user1155120 комментарий сообщества вики-ответа}