У меня есть большая куча сгенерированных VHDL, которые я передаю в Xilinx ISE 14.7. Во время синтеза, в конечном итоге, происходит сбой со следующим сообщением об ошибке:
Строка 6134: сигнал inst_chip8/clash_explicit_mealy_mealy_cpuout/_ определен более одного раза.
Я бы хотел понять, что является причиной этого, чтобы я мог либо починить генератор, либо настроить источник входного сигнала.
Проблема в том, что в сообщении об ошибке нет имени файла, и ни в одном из моих файлов нет даже 6134 строк . Я загрузил полный набор файлов VHDL в GitHub ; если я следую по пути создания экземпляра в сообщении об ошибке, он должен указывать на файл clash_explicit_mealy_mealy.vhdl, длина которого составляет всего 3422 строки.
Кроме того, в этом файле, по-видимому, отсутствует _ .
Итак, учитывая все эти противоречия, как найти местоположение в файлах VHDL определений повторяющихся сигналов?