Я вынужден использовать схематический подход для проекта (вместо VHDL).
Моя проблема заключается в следующем: у меня есть две шины, например BUS_A[3..0] и BUS_B[2..0], я хотел бы соединить сигнал BUS_A[3] с сигналом BUS_B[2].
Как я могу реализовать такое назначение?
РЕДАКТИРОВАНИЕ: Вот что я пробовал со следующим сообщением об ошибке:
ERROR message:"Bus name allowed only on bus line -- signal "DIN_1[0],DIN_2[1]"