Как мне написать этот системный Verilog триггер?(Always_ff) - PullRequest
Новая
       26

Как мне написать этот системный Verilog триггер?(Always_ff)

0 голосов
/ 24 ноября 2018

Я пытаюсь записать n блок Always_ff для счетчика, который я могу использовать в операторе case, чтобы увеличить адрес на 1, пока он не достигнет 15, а затем направить его обратно в начало.Я написал этот блок Always_ff.

always_ff @(posedge ck, posedge rst) 
    begin
    if(count)
        begin 
        if (present_state ==waiting) 
        address <= '0;
        if(present_state == processing) 
        address <= address + 1;
        end

И вот как я использую его в своем операторе case, в блоке always_comb 

processing : begin
            count = '1;
            if(address < 15)
                next_state = processing; 
            else
                next_state = saving;
            end

Я очень не уверен насчет блока Always_ff.Есть ли у вас какие-либо предложения / советы?

...