Предоставление входных данных для модуля проверки ошибок из генератора PRBS в Verilog - PullRequest
Новая
       70

Предоставление входных данных для модуля проверки ошибок из генератора PRBS в Verilog

0 голосов
/ 28 мая 2018

Я написал коды для модуля генератора шаблонов и модуля проверки ошибок в Verilog.Модуль генератора шаблонов генерирует PRBS-7.Модуль проверки ошибок берет последовательности двух 8-битных последовательностей и сообщает мне BER (я проверял это с помощью testbench).Но я сталкиваюсь с проблемой в предоставлении входных данных для модуля проверки ошибок из модуля генератора шаблонов.Как это сделать?

Генератор PRBS Модуль проверки ошибок

1 Ответ

0 голосов
/ 28 мая 2018

Вы должны создать тестовый стенд, содержащий оба модуля, и подключить их.

Для генерации искусственных ошибок вам необходимо изменить один или несколько битов в соединении между генератором и контролером: 

wire [7:0] prbs_out,checker_in;
reg  [7:0] make_error;
assign checker_in = prbs_out ^ make_error;

Пока make_error - все нули, биты проходят без изменений,Если у вас есть тестовый цикл, вы можете иногда делать ошибку, используя функцию $ random: 

   ... // Your major test loop
// 1 in 16 times there is an error
if (($random & 32'h0F)==0)
   make_error = 8'h01;
else
   make_error = 8'h00;

После того, как это сработает, вы можете начать играть с вектором ошибок: 

   // On average 1 in 16 times there is an error
   if (($random & 32'h0F)==0)
      make_error = $random & 32'h00FF; 
   else
      make_error = 8'h00;

Обратите внимание, что вышеприведенный вводит более одного бита ошибки, который в некоторых случаях может остаться незамеченным.

...