Доступ к общей памяти

Question

Я пытаюсь проверить дизайн sMEM, используя утверждения в systemVerilog, однако у меня возникла проблема, которую я не знал, как ее решить: я должен проверить, если:

На переднем фронте CLKAкогда BLKA равно 1, а RWA равно 1, данные считываются по адресу ADDRA ОЗУ, а результат доступен в DOUTA.

в моем проекте ОЗУ определяется как общая переменная

так как я могу написать утверждения?

Answer 1

Утверждение - это не то, что я бы использовал для проверки памяти.Утверждения лучше всего подходят для проверки протоколов, а не функциональности.А поскольку ваша память, скорее всего, является макросом поставщика, вам не нужно проверять ее внутреннюю функциональность.В основном вам необходимо проверить подключение к памяти.Существуют предварительно определенные тесты, которые включают записи, за которыми следуют операции чтения для проверки памяти.