Ввод никогда не используется проблема при использовании VARIABLE в VHDL - PullRequest
Новая
       10

Ввод никогда не используется проблема при использовании VARIABLE в VHDL

0 голосов
/ 09 октября 2018 
entity check_signalanvariable is
Port ( 
          i_cos_theta               : in sin_cos_type;
          i_sin_theta               : in sin_cos_type;
          i_w                       : in w_type;
          i_rst                     : in  std_logic;
          i_clk                     : in  STD_LOGIC;
          c                         : out  c_type);
end check_signalanvariable;

architecture Behavioral of check_signalanvariable is
    signal   en_MAIN_CACULATING  : in STD_LOGIC:= '0';
    signal   end_MAIN_CACULATING : std_logic :='0';
begin

Process (i_clk,i_rst)
    variable r_w            : w_type;
    variable cos_theta      : sin_cos_type;
    variable sin_theta      : sin_cos_type;

begin
    if (i_rst = '0') then
        c <= '0';
    elsif (rising_edge (i_clk)) then
        if (en_MAIN_CACULATING = '1') then
            r_w             := i_w;
            cos_theta       := i_cos_theta;
            sin_theta       := i_sin_theta;
            c               <= cos_theta + sin_theta;
            end_MAIN_CACULATING <='1';
        else
            end_MAIN_CACULATING <='0';
        end if;

    end if;
end process;

У меня ПРОЦЕСС выше.Типы данных я определил в отдельной библиотеке.когда EN_MAIN_CACULATING = '1', я хочу выбрать некоторые значения, такие как: r_w, cos_theta, sin_theta.

Я получаю много предупреждений: ввод никогда не используется, ввод никогда не используется, ввод никогда не используется.при использовании программного обеспечения PLANAHEAD все переменные (r_w cos_theta, sin_theta) теряются.

Я не понимаю, почему.Может кто-нибудь мне помочь ?Спасибо заранее.

...