Я пытаюсь сделать синтез ASIC для процессора Rocket, который написан Chisel.Он автоматически генерирует файлы * .conf и * .behave_srams.v.Итак, я могу легко заменить SeqMem на ASIC SRAM.Тем не менее, для "Mem", которая является комбинационной памяти, всегда изменяется для регистрации.Как заменить Mem на комбинационную память ASIC или файл регистра ASIC?Есть ли вариант для этого при создании verilog?