Как редактировать и тестировать Verilog Netlist - PullRequest
Новая
       29

Как редактировать и тестировать Verilog Netlist

0 голосов
/ 25 марта 2020

Я использовал компилятор дизайна для создания списка соединений для простого последовательного сумматора.

Я хочу добавить водяной знак к дизайну, который требует, чтобы я добавил несколько ворот и шлепки к дизайну .

Как проверить код после внесения изменений (я не уверен, как скомпилировать код уровня шлюза, обычно использую ModelSim), чтобы убедиться, что он работает, и как мне скомпилировать новый список соединений.

PS Я нуб, сри, любые ссылки на основные учебные пособия и прочее могут помочь, спасибо:) 

    /////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : K-2015.06-SP5
// Date      : Sat Mar 21 13:37:31 2020
/////////////////////////////////////////////////////////////


module serial_adder ( clk, reset, a, b, cin, s, cout );
  input clk, reset, a, b, cin;
  output s, cout;
  wire   n_Logic0_, N1, N4, n1, n2, n3, n5, n6, n7, n8, n9, n10, n11;

  DFC1 flag_reg ( .D(n1), .C(clk), .RN(n10), .Q(n11), .QN(n9) );
  DFC1 s_reg ( .D(N1), .C(clk), .RN(n10), .Q(s) );
  DFE1 c_reg ( .D(N4), .E(n10), .C(clk), .QN(n8) );
  DFCP1 cout_reg ( .D(n_Logic0_), .C(clk), .RN(n6), .SN(n7), .Q(cout) );
  CLKIN0 U3 ( .A(n2), .Q(n7) );
  NOR20 U4 ( .A(n10), .B(n8), .Q(n2) );
  NAND20 U5 ( .A(n8), .B(reset), .Q(n6) );
  MAJ31 U8 ( .A(b), .B(n3), .C(a), .Q(N4) );
  XOR30 U9 ( .A(b), .B(a), .C(n3), .Q(N1) );
  AOI220 U10 ( .A(n11), .B(n8), .C(n5), .D(n9), .Q(n3) );
  CLKIN0 U11 ( .A(cin), .Q(n5) );
  INV3 U13 ( .A(reset), .Q(n10) );
  LOGIC0 U14 ( .Q(n_Logic0_) );
  LOGIC1 U15 ( .Q(n1) );
endmodule

1 Ответ

0 голосов
/ 26 марта 2020

Вы можете скомпилировать и смоделировать список соединений, как и любые другие файлы дизайна Verilog. Вам нужно будет включить файлы библиотеки для технологии, для которой вы синтезировали, в свой список файлов компиляции

...