получение неверного вывода на приемник ПЛИС - PullRequest
0 голосов
/ 05 февраля 2020

Я использую передатчик и приемник QPSK на двух разных FPGA (платах Arty) и подключаю их через контакты PMod (I / O). Я не реализовал восстановление тактового сигнала на приемнике ПЛИС. Итак, когда-то выходной идет правильно, а иногда выходят глюки. Позвольте мне объяснить более подробно с помощью сигналов.

правильный вывод идет.

здесь показанные выше формы сигналов дают правильные данные. concat является входом для приемника fpga. ce_50 _net - это разрешение часов, т.е. точка, в которой мы читаем или запускаем concat. шлюз выводится. поэтому здесь, когда сигнал ce_50 _net запускает входной сигнал между желтым маркером и серединой сигнала concat, я получаю правильный выходной сигнал.

поступает неправильный выходной сигнал

здесь показанные выше сигналы имеют производя неправильные данные. concat является входом для приемника fpga. ce_50 _net - это разрешение часов, т.е. точка, в которой мы читаем или запускаем concat. шлюз выводится. поэтому здесь, когда сигнал ce_50 _net запускает входной сигнал между серединой сигнала concat и синим маркером, я получаю неправильный выходной сигнал.

, поэтому какое-то время правильный выходной сигнал поступает, а некоторое время из-за неправильной настройки положения запуска выход или выход с глюками идут.

Как я могу решить эту проблему?

...