Я понимаю, что в процессе инструкции выполняются последовательно и что значение сигнала не...

Я пытаюсь реализовать 32-битный множитель кабины на плате zybo FPGA, используя XILINX vivado 2019.1

Я запутался с этими двумя технологиями. По моему мнению, CGRA содержит несколько процессоров (PE),...

Как вы знаете, FPGA созданы с использованием CLB, и некоторые CLB основаны на MUX, а некоторые на...

Я использую IP-адрес мастера синхронизации для генерации трех разных часов, начиная с тактовых...

Я пытаюсь определить, когда нажимается кнопка на клавиатуре PS / 2 с VHDL. Проблема заключается в...

Я разработал базовую единицу бабочки PUF. Любое предложение о том, как реализовать это на плате...

Я хочу загрузить riscv на плату zcu102 xilinx.Я посмотрел на разных сайтах, у них есть коды для...

Я хочу создать двумерный массив постоянных значений в виде синтезируемого кода Verilog. Это для...

Я плохо разбираюсь в английском. извините. Не знаю, слишком ли абстрактно содержание вопроса. Я...

Я пытаюсь объединить два кода вместе. Один код с использованием выходов предыдущего и...

Я новичок в SystemVerilog, и в настоящее время изучаю интерфейсы, и я столкнулся с проблемой со...