Вопросы с тегом плис - PullRequest

Вопросы с тегом плис

0 голосов
0 ответов
0 голосов
2 ответов
0 голосов
1 ответ

Я понимаю, что в процессе инструкции выполняются последовательно и что значение сигнала не...

Rachid_Tahiri / 03 ноября 2019
0 голосов
0 ответов

Я пытаюсь реализовать 32-битный множитель кабины на плате zybo FPGA, используя XILINX vivado 2019.1

Inferno / 01 ноября 2019
0 голосов
0 ответов

Я запутался с этими двумя технологиями. По моему мнению, CGRA содержит несколько процессоров (PE),...

Mitsui_Yang / 18 октября 2019
0 голосов
1 ответ

Как вы знаете, FPGA созданы с использованием CLB, и некоторые CLB основаны на MUX, а некоторые на...

Mohammad / 09 октября 2019
0 голосов
0 ответов

Я использую IP-адрес мастера синхронизации для генерации трех разных часов, начиная с тактовых...

Roronoa / 26 сентября 2019
0 голосов
0 ответов

Я пытаюсь определить, когда нажимается кнопка на клавиатуре PS / 2 с VHDL. Проблема заключается в...

morethan9000Electrons / 05 июля 2019
0 голосов
1 ответ

Я разработал базовую единицу бабочки PUF. Любое предложение о том, как реализовать это на плате...

Shahadat Hossain / 11 июня 2019
0 голосов
2 ответов

Я хочу загрузить riscv на плату zcu102 xilinx.Я посмотрел на разных сайтах, у них есть коды для...

Pushpa Baral / 07 июня 2019
0 голосов
2 ответов

Я хочу создать двумерный массив постоянных значений в виде синтезируемого кода Verilog. Это для...

Olupo / 04 июня 2019
0 голосов
2 ответов

Я плохо разбираюсь в английском. извините. Не знаю, слишком ли абстрактно содержание вопроса. Я...

Jiu Kim / 31 мая 2019
0 голосов
1 ответ

Я пытаюсь объединить два кода вместе. Один код с использованием выходов предыдущего и...

Chitachi U / 10 мая 2019
0 голосов
1 ответ

Я новичок в SystemVerilog, и в настоящее время изучаю интерфейсы, и я столкнулся с проблемой со...

Ruslan / 16 марта 2019
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...