Я могу построить код в modelsim, но при симуляции получаю ошибку ниже: addr_x, driven via port...

module testA (inA,outA); input wire inA; output reg outA; endmodule module testB(inB,outB); input...

В соответствии с соглашением по логическому проектированию входной порт синхронизации обозначается...