Как использовать модуль вывода на чужой вход ?? Verilog

Question

module testA (inA,outA);
input wire inA;

output reg outA;

endmodule

module testB(inB,outB);


input wire inB;
output reg outB; 
endmodule

Мой вопрос в этом примере: как сделать вывод модуля testA, который является outA, входным сигналом для модуля testB ??

** Verilog начинающий.