Какова функциональность функции "or_reduce" в VHDL?
Crazyscot совершенно верно. Вот точная информация:
Требуется std_logic_vector и возвращает результат использования оператора VHDL OR или все биты вместе. Так что если в векторе есть X, Z, U и т. Д., Вы получите самые сильные из них.
std_logic_vector
OR
X
Z
U