Я пишу приложение для моделирования аппаратной системы с использованием библиотек SystemC.Моя проблема связана с типом sc_logic.Рассмотрим простой модуль
SC_MODULE(MyModule) {
sc_in_clk clk;
sc_out<sc_logic> outsig;
void main_process();
SC_CTOR(MyModule) {
SC_METHOD(main_process);
sensitive << clk;
}
};
Рассмотрим реализацию процесса:
void MyModule::main_process() {
this->outsig.write(SC_LOGIC_1);
}
ОК.Проблема: outsig всегда '0' и никогда не меняет своего значения.Я пишу много сигналов в моем моделировании, но эта проблема возникает только со значениями sc_logic в sc_out портах.
Кто-нибудь может мне помочь?