Используйте DCM или PLL (в зависимости от семейства FPGA) - примеры есть в документации.Если вы сообщите нам, какое семейство, я мог бы указать вам более прямо.
РЕДАКТИРОВАТЬ: Как вы говорите, спартанский 3ADSP - вам нужно:
- Использовать тактовую генерацию ядраМастер создания файла VHDL или Verilog с необходимыми компонентами и надеюсь, что вам никогда не понадобится понимать, что происходит
- Прочитайте руководство по библиотекам и раздел DCM в Руководстве пользователя для этого чипа и создайте экземпляр DCM насвой собственный и примените к нему правильные генерики / параметры.
Не забудьте применить импульс сброса к DCM после завершения настройки 0 и убедитесь, что импульс длится достаточно долго.Минимальная длина импульса различна для каждой семьи, я не могу вспомнить, что это за чип, так что посмотрите таблицу.