DE10-Lite построен с MAX 10 fpga, который имеет два встроенных АЦП, и на плате есть аналоговые буферы для масштабирования аналоговых входов 5 В до приемлемого напряжения 2,5 В.
Вам потребуетсясоздание экземпляра «Modular ADC core» и PLL для его синхронизации.
В зависимости от потребностей вашего проекта вы можете создать только управляющее ядро ADC (с простым потоковым интерфейсом) или «стандартный секвенсор с хранилищем образцов avalon-mm».
Обратитесь к руководствам платы, чтобы узнать, какие выводы подключены к банкам с АЦП.
По-видимому, есть пример проекта для АЦП, включенного в "CD-ROM", который можно загрузить с Terasic.сайт.