3-битный выходной счетчик в VHDL - PullRequest
0 голосов
/ 21 июня 2019

Я создаю последовательный счетчик с 4 входами и 3 выходами. Он генерирует ошибку, которая говорит, что у меня есть синтаксическая ошибка, но я ее не вижу.

Все s определены как S0 S1 и т. Д. И имеют сигнал CURRENT_STATE. Это все в рамках одной архитектуры.

when S0=>;
 -- when the input is on 'S0', the output will be 
 -- z which is the next state 'S1'. and so on for the following statements
z <= '0001'; --state 'S1' value
CURRENT_STATE <= S1; --output

when S1=>
z <='0100';
CURRENT_STATE <= S2;

when S2=>
...etcetc...

Я должен получить 3-битный вывод

...