4-битный регистр с D_flip-flop в последовательном - PullRequest
Новая
       18

4-битный регистр с D_flip-flop в последовательном

0 голосов
/ 23 июня 2019

Я пытаюсь создать синхронную схему, которая передает двоичное число из 4-битного регистра (регистр A) в другой 4-битный регистр (регистр B) в режиме параллельной передачи. Регистры будут реализованы с использованием триггеров D и J-K. Я просто задаю этот вопрос, и мне нужна помощь, чтобы понять, как решить эту проблему. Любое тело может мне помочь?

Это код, который я пробовал до сих пор 

entity registe4bit is
port (d   : in std_logic_vector(7 downto 0);
      clear  : in std_logic;
      clk    : in std_logic;
      Qout     : out std_logic_vector(7 downto 0));
end registe4bit;

architecture Behavioral of registe4bit is  
component DFF is
port(D,Clock:in std_logic; 
      Q:inout std_logic
      );
end component DFF;
--signal Q0,Q1,Q2,Q3,Q4,Q5,Q6,: out std_logic ;
begin

FF0: DFF port map(d(0),clk,Q(0));
FF1: DFF port map(d(1),clk,Q(1));
FF2: DFF port map(d(2),clk,Q(2));
FF3: DFF port map(d(3),clk,Q3);

FF4: DFF port map(d(4),clk,Q(4));
FF5: DFF port map(d(5),clk,Q(5));
FF6: DFF port map(d(6),clk,Q(6));
FF7: DFF port map(d(7),clk,Q(7));

end Behavioral
...