Что означает этот оператор `=>` в verilog

Question

Я прошёл какой-нибудь код процессора zet . Тем не менее, я застрял здесь; Я не могу понять какой-то код, подобный этому:

if (FROMCE)
  ( CENeg => DQ0 ) = tpd_CENeg_DQ0;

Я гуглю насчет оператора =>, но ничего полезного не получил ... Кто-нибудь может мне помочь?

Большое спасибо!

С наилучшими пожеланиями

Answer 1

Это задержка пути модуля в зависимости от состояния. Если FROMCE истинно, существует путь от CENeg до DQ0 with a delay of tpd_CENeg_DQ0`. См. Примеры в разделе LRM 1800-2017 30.4.4.2