Вопросы с тегом процессор-архитектура

3 голосов

0 ответов

Почему этот код не влияет на кэш микроопераций в Haswell при изменении одной инструкции?

carnaval / 04 мая 2020

2 голосов

1 ответ

Что такое вспомогательная / вспомогательная нагрузка?

Daniel Näslund / 27 апреля 2020

0 голосов

0 ответов

В конвейере MIPS, как он отслеживает, в какой регистр писать?

kimsbrian / 14 апреля 2020

3 голосов

0 ответов

Содержит ли буфер хранилища физические или виртуальные адреса на современном x86?

BeeOnRope / 13 апреля 2020

6 голосов

0 ответов

Нужны ли две записи буфера хранилища для разделенных строк / хранилищ страниц на недавнем Intel?

BeeOnRope / 13 апреля 2020

2 голосов

1 ответ

Является ли TLB включительно?

Some Name / 12 апреля 2020

0 голосов

1 ответ

Отрицательное деление на маленьком компьютере

tarik laouisset / 10 апреля 2020

0 голосов

1 ответ

Кодировка инструкции MIPS Jump: почему сдвиг влево и почему сохраняются старшие 4 бита P C?

Elmasry / 06 апреля 2020

1 голос

1 ответ

Что означает несколько значений или диапазонов в качестве задержки для одной инструкции?

ELHASKSERVERS / 29 марта 2020

1 голос

1 ответ

Почему немедленный I-тип расширяется с 16 бит до 32 бит?

Andrea Dattero / 18 марта 2020

9 голосов

1 ответ

Почему задержка команды sqrtsd изменяется в зависимости от ввода? Процессоры Intel

Tommy95 / 12 марта 2020

0 голосов

0 ответов

Размер слова и размер ячейки памяти в системе

Narender / 27 февраля 2020

0 голосов

0 ответов

Как процессор различает guish между ОЗУ и энергонезависимой памятью?

Thor Correia / 26 февраля 2020

0 голосов

1 ответ

Почему код операции ALU для lw и sw 00?

Ski Mask / 21 февраля 2020

0 голосов

1 ответ

Как процессор предсказывает, инструкции и пределы данных в последовательности двоичной информации двоичного файла?

gowthamantechy / 20 февраля 2020

0 голосов

1 ответ

Вычисление среднего числа циклов для каждой команды с учетом времени выполнения, количества команд и тактовой частоты

Zakenmaru / 11 февраля 2020

0 голосов

0 ответов

Программы обработки прерываний и IRQ

WhiteFlowers / 08 февраля 2020

1 голос

1 ответ

Самое быстрое чтение смещения для небольшого массива

bobuhito / 03 февраля 2020

1 голос

0 ответов

Как процессоры VLIW работают с операциями с переменным временем?

rwallace / 30 января 2020

3 голосов

0 ответов

Как можно отключить кэш L2 отдельно в процессоре Intel i7?

saiganeshasvkV / 29 января 2020

3 голосов

1 ответ

Какова ширина пути данных между контроллером памяти и кэшем в процессоре Intel?

Arun Kp / 29 января 2020

4 голосов

2 ответов

Освобождаются ли операции загрузки от RS, когда они отправляются, завершаются или в другое время?

BeeOnRope / 25 января 2020

1 голос

0 ответов

Имея два адреса памяти, я могу переместить данные с одного адреса на другой без поступления этих данных в регистры

Weez Khan / 19 января 2020

6 голосов

2 ответов

Как работает индексирование кеша данных Lake Lake 48KiB L1?

Margaret Bloom / 19 января 2020

3 голосов

1 ответ

Есть ли разница между (rdts c + lfence + rdts c) и (rdts c + rdtscp) временем выполнения измерений?

Jaehyuk Lee / 16 января 2020