Вопросы с тегом riscv - PullRequest

Вопросы с тегом riscv

0 голосов
2 ответов

Я хочу загрузить riscv на плату zcu102 xilinx.Я посмотрел на разных сайтах, у них есть коды для...

Pushpa Baral / 07 июня 2019
0 голосов
2 ответов

Я работаю над Rocket Chip и хотел бы имитировать процессор без FPU и запускать на нем программы

newbie234 / 03 июня 2019
2 голосов
1 ответ

Я работаю со спецификацией RISC-V и имею проблему с ожидающими прерываниями / исключениями.Я читаю...

felixlinker / 31 мая 2019
1 голос
0 ответов

Мы тестируем аппаратное обеспечение виртуальной памяти на чипе ракеты и хотим запускать тестовые...

Lbs / 25 мая 2019
0 голосов
1 ответ

Мне нужно разделить число N на другое число D, которое больше, чем длина моего слова, которая...

Erick / 19 мая 2019
0 голосов
0 ответов

Я отлаживаю многоядерный RISCV комплекс. Я подключил GDB к цели через OpenOCD, и каждое ядро ​​/...

Rich Maes / 17 мая 2019
1 голос
0 ответов

Ракета RISC-v имеет интерфейс RoCC для разработки собственного ускорителя.Есть ли такая опция в...

Riaz Ul Haque Mian / 13 мая 2019
2 голосов
0 ответов

Я пытаюсь написать независимые от платформы вспомогательные функции на языке ассемблера risc-v,...

Pascal Thiele / 06 мая 2019
2 голосов
0 ответов

Я хочу изменить значение, хранящееся в регистре ядра ракеты из тестового стенда TestHarness.scala....

Bing / 02 мая 2019
2 голосов
0 ответов

В riscv-spec-2.2 он предоставляет следующую таблицу истинности поведения стека обратных адресов...

TTc / 30 апреля 2019
0 голосов
0 ответов

Прав ли я, полагая, что при возникновении ошибки в пакетном режиме (HRESP = 1) на интерфейсе AHB...

CiaranLap / 12 апреля 2019
0 голосов
3 ответов

Я использую процессор riscV (RV32).С некоторым кодом, который я написал, я заметил кое-что странное

TrinityTonic / 09 апреля 2019
5 голосов
1 ответ

Я написал одноцилиндровый ЦП в Chisel3, который реализует большинство инструкций RV32I (кроме CSR,...

dannebra / 09 апреля 2019
0 голосов
1 ответ

У меня есть вопрос о поведении сценария компоновщика, найденный в этом вопросе:...

twilco / 07 апреля 2019
0 голосов
1 ответ

Мне кажется, что я не понимаю, как интерпретировать формат файлов dtb / dts, и надеялся, что вы...

twilco / 07 апреля 2019
1 голос
1 ответ

Я пытаюсь написать ассемблерный код для RISC-V (впервые для RISC-V, хотя Я написал для нескольких...

K.A. / 03 апреля 2019
2 голосов
0 ответов

Я пытаюсь создать пользовательскую инструкцию в RISC-V, используя инструкцию по этой ссылке...

Joshua Sabet / 02 апреля 2019
0 голосов
0 ответов

Я не могу понять, как мы можем объявить 2-битное число на языке ассемблера RISC V. Я написал этот...

Hassan Shahzad / 30 марта 2019
2 голосов
1 ответ

Предположим, вы берете программу RV32 и пытаетесь запустить ее в 64-битной системе, какие проблемы...

rwallace / 28 марта 2019
0 голосов
1 ответ

Ранее я работал с языком ассемблера 8086, операция поворота в 8086 была просто командой. Но я не...

haseeb syed / 28 марта 2019
0 голосов
1 ответ

Пока у меня есть riscv-gcc / riscv-gdb, доступный в командной строке, и стандартный DDD для...

Patrick / 17 марта 2019
1 голос
1 ответ

У меня проблемы с отладкой простой программы, запущенной в QEMU с помощью GDB. Кажется, GDB не...

twilco / 15 марта 2019
0 голосов
0 ответов

Я хочу создать новую инструкцию проверки статуса для riscv64-unknown-elf-gcc.Скажем, я хочу создать...

batm / 15 марта 2019
1 голос
0 ответов

Я пытался установить генератор с ракетным чипом. Это то, что я сделал $ git clone https://github

full_adder0 / 15 марта 2019
0 голосов
0 ответов

В качестве упражнения для оценки гибкости LLVM и RISC-V для поддержки разработки процессоров по...

Stéphane Mutz / 12 марта 2019
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...