Это circuit
-> http://prntscr.com/lceyql, который я хочу реализовать (structural
), и у меня возникают проблемы с настройкой inputs
и outputs
из-за A complement
(A
и A complement
).
Я новичок в verilog.
Я также хочу запустить test
в цепи (запустить его на ModelSim
), и я не знаю, как мне достичь всех комбинаций 0-1, так как есть A
и A'
(вероятно, отвечать автоматически, если ответ на первый вопрос) ... что-то в этом роде:
initial
begin
InA=0; InB=0; InC=0; InD=0; InE=0;
# 10 InA=0; InB=0; InC=1;
# 10 InA=0; InB=1; InC=0;
# 10 InA=0; InB=1; InC=1;
# 10 InA=1; InB=0; InC=0;
# 10 InA=1; InB=0; InC=1;
# 10 InA=1; InB=1; InC=0;
# 10 InA=1; InB=1; InC=1;
# 10 $stop;
end
Модуль:
module circuit1 (A, B, C, D, E, F);
input A, B, C, D, E;
output F;
wire w1, w2, w3, w4, w5;
nand G1 (w1, A, B);
or G2 (w2, C, D);
nor G3 (w3, E, C);
nor G4 (w4, w1, w2);
nand G5 (w5, w2, w3);
xor G6 (F, w4, w5);
endmodule