Как сгенерировать псевдослучайное число в FPGA?

Question

Как сгенерировать псевдослучайное число в FPGA?

Answer 1

Это было покрыто (я бы пошел на LFSR): Генерация случайных чисел на Spartan-3E

Answer 2

Существует отличное замечание по применению Xilinx по эффективной генерации псевдослучайных числовых последовательностей в FPGA. Это XAPP052 .

Answer 3

Если бы не криптография или другие приложения с интеллектуальным противником (например, азартные игры), я бы использовал линейный регистр сдвига с обратной связью подход.

Используется только исключение или и shift, поэтому его очень просто реализовать на аппаратном уровне.

Answer 4

Как уже говорили другие, LFSR могут использоваться для псевдослучайных чисел в FPGA. Вот реализация VHDL максимальной длины 32-битной LFSR.

process(clk)

  -- maximal length 32-bit xnor LFSR based on xilinx app note XAPP210
  function lfsr32(x : std_logic_vector(31 downto 0)) return std_logic_vector is
  begin
    return x(30 downto 0) & (x(0) xnor x(1) xnor x(21) xnor x(31));
  end function;

begin
  if rising_edge(clk) then
    if rst='1' then
      pseudo_rand <= (others => '0');
    else
      pseudo_rand <= lfsr32(psuedo_rand);
    end if;
  end if;
end process;