Программные IP-ядра FPGA: всегда ли они зависят от микросхемы или независимы

Question

Существуют мягкие, усиленные и жесткие IP-ядра для FPGA. Жесткие IP-ядра / блоки находятся на микросхеме, и усиление может быть комбинацией мягких и может ссылаться на жесткие IP-часы. (из учебника)

Но если рассматривать только «мягкие» IP-ядра: независимы ли они в целом от конкретной c микросхемы FPGA, модели, производителя?

Допустим, она поставляется в HDL и некоторый набор конфигураций для различных инструментов перевода синтеза / реализации. Не говоря уже о том, что он установлен только на Xilinx или Intel. Достаточно ли высокого уровня HDL для того, чтобы IP можно было синтезировать на микросхемах FPGA разных производителей и архитектурах (или различных фабриках)? Будет ли Soft IP достаточно высоким?

Я вроде как склонен думать, что да, но у меня нет хороших знаний по этому поводу.

Answer 1

Я бы сказал, что, скорее всего, они будут работать только на тех платформах, для которых были разработаны, без значительных изменений. Многие из используемых вами ядер будут поступать от поставщиков микросхем, и они неизменно так или иначе будут привязаны к их платформе. И даже для ядер от сторонних производителей есть большая вероятность, что они будут использовать примитивы, которые указаны c для определенных чипов или не оптимизированы или не протестированы для других чипов. Некоторые ядра также зашифрованы, что блокирует вас в определенных цепочках инструментов и не позволяет вам изменять их самостоятельно. Это будет более распространено для более простых ядер, которые не нужно сильно оптимизировать с помощью методов c, специфичных для чипа. Но в целом рассчитывать на это не стоит. Если есть ядро, которое вы хотите использовать в проекте, вам следует заранее убедиться, что оно предназначено для вашего семейства чипов, или быть готовым взять на себя усилия по переносу и отладке его самостоятельно.