Как сгенерировать случайный Std_logic_vector в VHDL? - PullRequest
0 голосов
/ 07 декабря 2018

Мне нужно сгенерировать случайный вектор 12b в VHDL, но вектор (от 2 до 0), вектор (от 5 до 3) и т. Д. Могут иметь значение от 001 до 101. Я понятия не имею, как это сделать,Может кто-то помочь мне с этим?

...