Посмотрите на файл журнала, он, вероятно, сообщает предупреждения с вашим кодом.То, что вы пришли к выводу, это очень уродливая чувствительная к уровню защелка.Будет иметь место поведенческое несоответствие между моделированием RTL и пост-синтезом.
Если вы хотите использовать комбинационную логику:
always @*
begin
if(i2)
inp11 = x5;
else if(i1)
inp11 = x9;
else
inp11 = 'h0; // or some other deterministic value. Do NOT use inp11=inpt11
// Without the final 'else', a level-sensitive latch is inferred
end
Если вы хотите использовать синхронную логику:
always @(posedge clk)
begin
if(i2)
inp11 <= x5;
else if(i1)
inp11 <= x9;
end