Microblaze + Zynq Smart Interconnect

Question

Я пытаюсь настроить дизайн на плате Zed с Zynq PS (arm0 / arm1, Linux) и Microblaze в PL (голый металл) в Vivado 2018.2

У меня есть несколько вопросов оконструкция блока:

В первой попытке я подключил Microblaze M_AXI_DP к ведомому устройству Zynq AXI GP0.Идея заключалась в том, что Microblaze может получить доступ к различным ресурсам, связанным с центральным межсоединением Zynq.AXI GPIO был подключен к мастеру Zynq AXI GP0.

mb M_AXI_DP <-AXI4 sic1 AXI3-> S_AXI_GP0 zynq M_AXI_GPO <-AXI4 sic2 AX4-> AXI_GPIO

mb = microblaze

sic = smart interconnect

Vivado выдал ошибку, что диапазон адресов AXI GPIO недоступен на Microblaze.

1. Ожидается ли такое поведение?
2. Можно ли вообще каскадировать интеллектуальные межсоединения?
3. Что произойдет, если существует несколько маршрутов к пункту назначения?

Я решил эту проблему, подключив M_AXI_DP непосредственно к интеллектуальному межсоединению 2.