В Xilinx Vivado я хотел бы буферизовать 8 независимых потоков AXI через «Виртуальный контроллер FIFO AXI». Из того, что я понимаю, 8 потоков должны сначала быть мультиплексированы в один поток с помощью «переключателя потока AXI4», а затем демультиплексированы с использованием второго «переключателя потока AXI4».
Используется переключатель демультиплексирования «axis_switch_0» сигнал "tdest", чтобы определить, на какой интерфейс Mxx_AXIS отправлять каждую передачу. Сигнал "tdest" проходит через "Виртуальный контроллер FIFO AXI".
Но я не могу понять, как заставить мультиплексный переключатель "axis_switch_1" генерировать сигнал "tdest", на основе которого из интерфейса Sxx_AXIS поступала каждая передача .
Есть идеи?
РЕДАКТИРОВАТЬ
Вот что произойдет, если я включу TDEST или TUSER в " Переключатель AXI4-Stream ". Не знаю, как 3-битный TDEST / TUSER на главном интерфейсе становится 24-битным на подчиненных интерфейсах. 