VHDL одновременное чтение и запись - PullRequest
Новая
       7

VHDL одновременное чтение и запись

1 голос
/ 17 февраля 2020

Мне нужно реализовать счетчик в VHDL, и я понял, что не знаю ответа на очень простой вопрос.

Предположим, у нас есть сигнал x, который записывается в процессе и читается в то же самое время в другом (т. е. он назначен другому сигналу out): 

process(clk, x)
begin
    if rising_edge(clk) then
        x <= x + 1;
    end if;
end process;

process(clk, x)
begin
    if rising_edge(clk) then
        out <= x;
    end if;
end process;

Кажется, что оба назначения происходят одновременно, поскольку они обусловлены rising_edge(clk). Так будет ли x присваиваться out после или до его увеличения? Или что-то среднее, что приводит к неопределенному поведению?

Cheers

...