Конфигурация системы verilog top с использованием `ifndefine

Question

У меня есть верхний файл, который внутренне настроен на основе следующего кода

`ifndef VAR_NAME
`define CONFIG_VARIABLE = 1
else
`define CONFIG_VARIABLE = 0

Я хотел бы управлять VAR_NAME из тестового файла sv.

Как мне этого добиться ?

Спасибо

Answer 1

Единственный способ сделать это - убедиться, что вы скомпилировали тестовый файл перед верхним файлом, и оба файла находятся в одном модуле компиляции. (то есть они не могут быть скомпилированы отдельно.

Это плохой подход, потому что вы не можете переопределить `define, только заменить его ниже по потоку в потоке компиляции. Гораздо лучший подход - использовать параметры и иметь тест инстанцирует верх.