Как ограничить std_logic_vector в cocotb - PullRequest
Новая
       72

Как ограничить std_logic_vector в cocotb

0 голосов
/ 06 мая 2020

У меня есть следующая сущность: 

entity adder is
  generic(SignedPorts      : boolean := False); --   port types
  port(Rst     : in  std_logic := '0';  -- synchronous reset (active high); 
       Clk     : in  std_logic := '0';  -- clock
       Enable  : in  std_logic := '1';  -- enable (only used in the registered version)
       AddSubN : in  std_logic := '1';  -- adder mode: 1 = add, 0 = subtract
       AddendA : in  std_logic_vector;  -- addend a (signed/unsigned)
       AddendB : in  std_logic_vector;  -- addend b (signed/unsigned)
       Sum     : out std_logic_vector); -- sum (signed/unsigned)
end entity adder;

Как я могу определить битовую ширину для AddendA и AddendB в cocotb? 

dut.Enable = 1
dut.AddendA = ???(set to 5 with bitwidth 10)
...